F5740a JUN 2 5 2001

**PATENT** 

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Inventor:

Yuji Kawase

Group Art Unit:

2182

Serial No.:

09/835,029

Examiner:

Not Yet Assigned

Filed:

April 12, 2001

Title:

DRIVE MECHANISM CONTROL DEVICE AND METHOD, DRIVING

OPERATION CONFIRMATION METHOD FOR A DRIVE MECHANISM, AND

PROGRAMS FOR IMPLEMENTING THE METHODS

#### CERTIFICATE OF MAILING

I hereby certify that this correspondence and the documents referred to as attached herein are being deposited with the United States Postal Service on this date in an envelope as "First Class Mail" service addressed to the Assistant Commissioner for Patents, Washington, DC 20231.

Date: June 18, 2001

Virginia Silva

## SUBMISSION OF PRIORITY DOCUMENTS

RECEIVED

Assistant Commissioner for Patents Washington, D.C. 20231

JUN 2 7 2001

Sir:

Technology Center 2100

Enclosed are the certified copies of the Japanese patent applications listed below. The claim of priority under 35 USC §119 in the above-identified application is based on these Japanese patent applications.

I----- Datant Applications

Japanese Patent Applications	
Number	Date Filed
0000 140541	Mar. 19 9000

2000-140541

May 12, 2000

2000-158348

May 29, 2000

Respectfully submitted,

wil T Halk

Michael T. Gabrik

Attorney for Applicant Registration No. 32,896

Please address all correspondence to:

Epson Research and Development, Inc. Intellectual Property Department

150 River Oaks Parkway, Suite 225

San Jose, CA 95134

Customer No. 20178

Phone: (408) 952-6000 Fax: (408) 954-9058

Date: June 18, 2001

Submission of Priority Documents With Postcar1

Customer No. 20178

REV 11/97



## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 5月12日

出 願 番 号

Application Number:

特願2000-140541

出 願 人
Applicant(s):

セイコーエプソン株式会社

2001年 5月25日

特許庁長官 Commissioner, Japan Patent Office





#### 特2000-140541

【書類名】

特許願

【整理番号】

J0078493

【提出日】

平成12年 5月12日

【あて先】

特許庁長官殿

【国際特許分類】

H02P 8/00

B41J 19/18

B41J 29/38

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

川瀬 裕司

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

【代表者】

安川 英昭

【代理人】

【識別番号】

100093388

【弁理士】

【氏名又は名称】 鈴木 喜三郎

【連絡先】

0266-52-3139

【選任した代理人】

【識別番号】 100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【選任した代理人】

【識別番号】 100107261

【弁理士】

【氏名又は名称】 須澤 修

## 【手数料の表示】

【予納台帳番号】 013044

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9711684

\_...

【プルーフの要否】

要

#### 【書類名】 明細書

【発明の名称】 駆動機構制御装置、駆動機構の制御方法及びその記録媒体【特許請求の範囲】

【請求項1】 以下の手段を備えることを特徴とする、複数種類の制御データにより制御される駆動機構の制御装置。

計時データを受信したときに時間計測動作を開始し、前記設定された計時データにより指定された時間が経過したときにタイムアップ信号を出力する計時手段と、

所定の起動信号に基づき起動され、当該起動信号を受信する度に前記駆動機構の動作の切換タイミングを制御するための計時データをメモリから順次一つずつ 読み出して、前記計時手段に転送する第1のダイレクトメモリアクセス手段と、

前記計時手段からタイムアップ信号を受信することにより、前記複数種類の制御データをメモリから各種類毎に一つづつ順次読み出し、読み出した順に前記駆動機構に順次転送する第2のダイレクトメモリアクセス手段。

【請求項2】 前記第2のダイレクトメモリアクセス手段は、前記複数種類の制御データの転送が一巡したときに前記第1のダイレクトメモリアクセス手段に前記起動信号を出力することを特徴とする請求項1に記載の駆動機構の制御装置。

【請求項3】 前記第2のダイレクトメモリアクセス手段は、

前記計時手段からのタイムアップ信号により起動され、前記タイムアップ信号の受信の度に、前記駆動機構の動作を制御するための第1の制御データをメモリから順次一つずつ読み出して、駆動機構の制御部に転送する第1の制御部と、

前記第2の制御データの転送の終了により起動され、前記第2の制御データの 転送の終了の度に、前記駆動機構の動作を制御するための第2の制御データをメ モリから順次一つずつ読み出して前記駆動制御部に転送し、転送後に前記第1の ダイレクトメモリアクセス手段に前記起動信号を出力する第2の制御部とからな ることを特徴とする請求項2に記載の駆動機構の制御装置。

【請求項4】 前記計時データ及び前記複数の制御データを作成してメモリ の所定のアドレスにそれぞれ記憶させるデータ設定手段を、さらに備えることを 特徴とする請求項1~3に記載の駆動機構の制御装置。

【請求項5】 前記駆動機構はステップモータ駆動機構であり、前記計時データ、第1の制御データ、及び第2の制御データは、それぞれ、モータの位相切換タイミングを制御するためのデータ、モータの位相切換の時に設定する位相パターンデータ、及び位相切換時にモータに供給する電流を制御する相電流値であることを特徴とする請求項3又は4に記載の駆動機構の制御装置。

【請求項6】 前記データ設定手段は、モータの加速時、減速時及び定常動作時におけるそれぞれの前記計時データ、前記位相パターンデータ、および前記相電流値の基本データを備えており、これらの基本データに基づき実際の駆動のための前記計時データ、第一制御データ、及び第2の制御データを作成することを特徴とする請求項5に記載の駆動機構の制御装置。

【請求項7】 前記駆動機構はヘッド駆動機構であり、前記計時データ、前記第1の制御データ、および前記第2の制御データは、それぞれヘッド駆動のタイミングを制御するデータ、実際にヘッドを駆動させる駆動トリガデータ、及び印刷データであることを特徴とする請求項3又は4に記載の駆動機構の駆動制御装置。

【請求項8】 以下の工程を備えることを特徴とする複数種類のデータにより制御される駆動機構の制御方法。

- (a) 起動信号を受信することにより、第1のダイレクトメモリアクセス手段により制御データの切換タイミングを制御するための計時データをメモリから読み出して計時装置に転送する工程と、
- (b) 計時データを受信したときに時間計測動作を開始し、前記設定された計時 データにより指定された時間が経過したときにタイムアップ信号を出力する工程 と、
- (c) 前記計時装置からのタイムアップ信号に基づき、第2のダイレクトメモリアクセス手段により前記複数種類の制御データをメモリから各種類毎に順次一つずつ読み出し、読み出した順に前記駆動機構に順次転送する工程。

【請求項9】 前記工程(c)は、

(d) 前記複数種類の制御データのうち最後の制御データの転送が終了したとき

#### 特2000-140541

に前記第1のダイレクトメモリアクセス手段に前記起動信号を出力する工程を、 さらに備えることを特徴とする請求項8に記載の駆動機構の制御方法。

【請求項10】 前記工程(c)及び(d)は、

- (e) 前記計時装置からのタイムアップ信号により、第1の制御データをメモリから読み出して駆動機構の駆動制御部に転送する工程と、
- (f)前記第1の制御データを転送後に、第2の制御データをメモリから読み出して駆動機構の駆動制御部に転送する工程と、
- (g)前記第2の制御データの転送が終了したときに前記第1のダイレクトメモリアクセス手段に前記起動信号を出力する工程とからなり、 さらに、
- (h) 前記起動信号に基づき、前記第1のダイレクトメモリアクセス手段は、次 ぎの前記計時データをメモリから読み出して前記計時装置に転送する工程と、
- (i)以後順次、次の第1の制御データ、次の第2の制御データおよび次の計時 データについて工程(b)、(e)、(f)、(g)及び(h)の処理を繰り返 す工程と、

を備えることを特徴とする請求項9に記載の駆動機構の制御方法。

【請求項11】 前記駆動機構の制御方法は、

(j)前記工程(a)の前に、前記計時データ、前記複数の制御データをメモリ の所定のアドレスに記憶する工程を、

さらに備えることを特徴とする請求項 $8\sim10$ のいずれか1項に記載の駆動機構の制御方法。

【請求項12】 前記駆動機構はステップモータであり、前記計時データ、前記第1の制御データおよび前記第2の制御データはそれぞれ、モータの位相を切り替える相切換タイミングを制御するデータ、前記相切換タイミングにモータに負荷される相パターンデータ、及び各切換タイミング毎に前記各相パターンに流す相電流値からなることを特徴とする請求項11に記載の駆動機構の制御方法

【請求項13】 前記駆動機構はヘッド機構であり、前記計時データ、前記 第1の制御データおよび前記第2の制御データはそれぞれ、ヘッド駆動のタイミ

## 特2000-140541

ングを制御するタイミングデータ、ヘッドの駆動トリガデータ、及び印刷データ からなることを特徴とする請求項11に記載の駆動機構の制御方法。

【請求項14】 請求項8から13のいずれか1項に記載の駆動機構の駆動を制御する方法の工程を有するプログラムを記録したコンピュータで読み取り可能な情報記録媒体。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、所定の時間内に精確な動作が要求される駆動機構の駆動制御装置及び制御方法に関し、特に専用ハードウェアを設けることなく、中央処理装置(Central Processing Unit:以下CPUと称する)からの割込処理の負荷を軽減した駆動機構の駆動制御装置、制御方法及びその方法を記録した記録媒体に関する。

[0002]

## 【従来の技術】

最近の電子機器の駆動機構は、極めて高速かつ精確な動作が要求される。そのため、例えばプリンタにおいては、印字用紙の駆動又はキャリッジの駆動等にステップモータが採用されている。また、プリンタでは、正しい位置に正しい文字図形等を印刷するために、印字用紙及びキャリッジの動きに合わせて印字ヘッドを精確かつ高速に駆動(印刷動作)させる必要がある。この発明は、最近の電子機器に使用される各種駆動機構を高速かつ精確に駆動するための制御装置、制御方法及びその方法を記録した記録媒体に関するものである。

[0003]

駆動機構の制御には、CPUによる割込信号制御方式と、専用ハードウェアによる制御方式がある。これらの制御方式をステップモータを用いて説明する。ステップモータの駆動制御においてCPU割込方式を用いる場合、モータの駆動に伴なう相切換タイミング毎にCPUによる割込処理を行って、位相パターンを切り換えたりモータに流す電流を制御するための制御データを駆動機構に供給しなければならない。モータの加速時及び減速時においては、位相の切換タイミングを順次切り替えつつ負荷電流値を順次変化させる必要があるから特に複雑な制御

が必要となる。

[0004]

専用ハードウェアを使用する場合には、CPUによるソフトウェアによる割込処理に変えて、専用ハードウェアがモータの位相の切換え及び電流値を制御するものである。以上のような高速かつ精確な駆動制御は、プリンタのみでなく、例えばヘッド機構のような他の駆動機構でも必要となる。

[0005]

【発明が解決しようとする課題】

しかし、CPUの割込処理方式では、CPUの負荷が大きくなるため、CPUの処理能力が十分でない場合には割込処理時間にばらつき生じて、高速かつ高精度の駆動が困難となる場合がある。このような割込処理のばらつきを抑え高精度のモータ駆動を可能にするには、CPUの高速化が必要となるため高価なCPUを使用しなければならない。

[0006]

一方専用ハードウェアを使用する場合には、割込処理が不要であるため高精度 化が可能となるが、専用ハードウェアを設けるためのコストが高くなるという問 題がある。更に、専用ハードウェアを使用する場合には開発期間の長期化、及び 制御方法の変更を柔軟に行うことが難しい等の問題があった。

[0007]

そこで、本発明は、CPUの割込処理によらないで、かつ高価な専用ハードウェアを用いることなく、高精度のモータ駆動を可能にした各種駆動機構の制御装置、制御方法及びその記録媒体を提供することを目的とする。

[0008]

さらに本発明は、制御方法を容易に変更することができる各種駆動機構の制御 装置、制御方法及びその記録媒体を提供することを目的とする。

[0009]

【課題を解決するための手段】

本発明者達は、上述の問題点を解決すべく研究を重ねた結果、ほとんどのCP Uに搭載されているダイレクトメモリアクセス (Direct Memory Access:以下

#### 特2000-140541

DMAと称す)制御部によりメモリから複数の制御データを順次読み出し、駆動制御部に転送することにより上記課題を解決した。

#### [0010]

すなわち、駆動機構の駆動開始前に駆動量に応じて駆動タイミングを制御する 駆動タイミングデータ(計時データ)テーブルと、各切換タイミング毎に使用さ れる各種制御データを各種類毎に記録した複数のテーブルとをメモリ上に記憶し ておく。CPUによる駆動開始要求後は、DMAが切換タイミング毎に各種テー プルからデータをひとつづづ順次読み出して、駆動機構に必要な制御データ等を 転送することで、駆動機構の始動から停止までをCPUの割込なしに自立的に制 御する。切換タイミングはタイミングデータをタイマに設定することにより制御 する。

#### [0011]

本発明の駆動制御装置の第1の態様は、計時データを受信したときに時間計測動作を開始し、前記設定された計時データにより指定された時間が経過したときにタイムアップ信号を出力する計時手段と、所定の起動信号に基づき起動され、当該起動信号を受信する度に駆動機構の動作の切換タイミングを制御する計時データをメモリから順次一つずつ読み出して、計時手段に転送する第1のダイレクトメモリアクセス手段と、計時手段からタイムアップ信号を受信することにより、複数種類の制御データをメモリから各種類毎に一つづつ順次読み出し、読み出した順に前記駆動機構に順次転送する第2のダイレクトメモリアクセス手段とを備えることを特徴とする。

#### [0012]

この構成における計時手段は、例えばタイマでよく、計時データは所定の時間を表す時間データでよい。これらの計時データが駆動機構の動作を切り替えるタイミングデータとなる。また、複数の制御データの内容と種類は、制御される駆動機構及び制御の態様によって異なる。例えば後述するステップモータでは、タイミングデータ以外に2種類の制御データを必要とするが、駆動機構の制御の態様に合わせて、これ以上多くても少なくてもよい。各種制御データは切換回数に合わせて夫々の制御データ毎に複数個用意される。各制御データの転送が終了し

てから次の制御データの転送への移行は、DMAによる割込処理を用いても、駆動制御部からDMAへの割込信号を用いてもよい。複数種類の制御データの転送が一巡した後に、次の計時データを読み出すために第1のダイレクトメモリアクセス手段へ処理を移行させる場合も同様に、DMAによる割込または駆動制御部から割込信号を出力する方法のいずれも使用可能である。

## [0013]

また、第1のダイレクトメモリアクセス手段と第2のダイレクトメモリアクセス手段は個別のDMA手段であっても、1つのDMA内に複数のチャンネルコマンドワード(CCW)レジスタを有し、その1つ1つを第1のダイレクトメモリアクセス手段及び第2のダイレクトメモリアクセス手段に割り当てても良い。

#### [0014]

本発明の駆動制御装置の第2の態様は、第2のダイレクトメモリアクセス手段による複数種類の制御データの転送が一巡したときに、第1のダイレクトメモリアクセス手段に起動信号を出力することを特徴とする。制御データの転送が一巡するごとに第2のダイレクトメモリアクセス手段が第1のダイレクトメモリアクセス手段を起動して切換タイミングの設定を行い、一連の処理を繰り返すことにより、所定の駆動制御を実現する。

#### [0015]

本発明の駆動制御装置の第3の態様は、前記第2のダイレクトメモリアクセス 手段が、計時手段からのタイムアップ信号により起動され、タイムアップ信号の 受信の度に、駆動機構の動作を制御するための第1の制御データをメモリから順 次一つずつ読み出して、駆動機構の制御部に転送する第1の制御部と、第2の制 御データの転送の終了により起動され、第2の制御データの転送の終了の度に、 駆動機構の動作を制御するための第2の制御データをメモリから順次一つずつ読 み出して駆動制御部に転送し、転送後に第1のダイレクトメモリアクセス手段に 起動信号を出力する第2の制御部とからなることを特徴とする。

#### [0016]

第1及び第2の制御部は、個別のDMA手段であっても、1つのDMA内に複数のチャンネルコマンドワード(CCW)レジスタを有し、その1つ1つに第1

#### 特2000-140541

の制御部及び第2の制御部を割り当てても良い。

## [0017]

本発明の駆動制御装置の第4の態様は、計時データ及び複数の制御データを作成してメモリの所定のアドレスにそれぞれ記憶させるデータ設定手段を、さらに備えることを特徴とする。

#### [0018]

例えば、駆動機構の駆動を開始する前に、駆動開始から停止までの全過程における全ての制御切換タイミングデータ、及び複数の制御データをメモリの所定のアドレスに記憶するように構成する。この他、一時に全ての設定するのでは無く、いくつかに分割してCPUの空き時間に後続データを記憶するように構成してもよい。このようにして、希望する駆動条件に従った駆動制御が可能となる。

#### [0019]

本発明の駆動制御装置の第5の態様は、駆動機構はステップモータ駆動機構であり、計時データ、第1の制御データ、及び第2の制御データは、それぞれ、モータの位相切換タイミングを制御するためのデータ、モータの位相切換の時に設定する相パターンデータ、及び位相切換時にモータに供給する電流を制御する相電流値であることを特徴とする。

#### [0020]

ステップモータの場合には、モータの加速、停止前の減速にあわせて、その位相の切換タイミングの制御及び、駆動電流の制御が必要になる。そのため、切換タイミングに合わせて、所定の位相パターンデータ及び相電流値をCPUの介在なしに、DMAによりモータ制御部に順次転送していくように構成するものである。モータの駆動に伴なう位相切換タイミング毎にDMAによりモータに次の位相パターンと、その位相パターンに流す電流値を駆動機構に供給する。モータの加速時及び減速時においては、位相の切換タイミングを順次切り替えつつ負荷電流値を順次変化させる必要があるから特に複雑な制御が必要となる。これらの制御データは、具体的な駆動の内容に応じて予めメモリ内に記憶しておくことが好ましい。

[0021]

本発明の駆動制御装置の第6の態様は、データ設定手段が、モータの加速時、 減速時及び定常動作時におけるそれぞれの前記計時データ、前記位相パターンデータ、および前記相電流値の基本データを備えており、これらの基本データに基づき実際の駆動のための前記計時データ、第一制御データ、及び第2の制御データを作成することを特徴とする。モータの特性等により、加速時、減速時等の位相切換のタイミング及び負荷電流値は異なるため、これらの基本データに基づき具体的な制御データを作成するものである。

#### [0022]

本発明の駆動制御装置の第7の態様は、駆動機構がヘッド駆動機構であり、計時データ、第1の制御データ、および第2の制御データは、それぞれヘッド駆動のタイミングを制御するデータ、実際にヘッドを駆動させる駆動トリガデータ、及び印刷データであることを特徴とする。

#### [0023]

ヘッドの駆動もプリンタと同様に駆動タイミングの制御と、駆動タイミング毎の印刷データの転送が必要となる。そのため、印刷ヘッドを駆動するタイミングを時間データで制御し、各タイミングにおけるヘッドの実際の駆動を第1の制御データである駆動トリガデータで起動し、印刷データを第2の制御データとして転送する。これにより各時間データ毎に、第2の制御データでヘッド駆動動作をトリガし、第2の制御データを印字する。尚、第1回目のトリガでは、印字データが存在しないため、印字は行われない。第1回目のタイミングデータ及びトリガはダミーであり、第2回目の時間データのタイミングで最初の印字データが印字される。また、キャリッジ又は記録紙を移動させながら印刷を行う場合には、キャリッジ等の移動とヘッドの駆動の同期を取る必要がある。同期の取り方としては、例えば、モータ駆動機構とヘッド駆動機構の双方の制御データを作成する段階で双方の同期をとって夫々の制御データとしてメモリに記憶し、実際の駆動はその同期済みの制御データに基づいて夫々独立して駆動する方法がある。

#### [0024]

本発明の第8の態様にかかる駆動機構の制御方法は、(a)起動信号を受信することにより、第1のダイレクトメモリアクセス手段により制御データの切換タ

イミングを制御するための計時データをメモリから読み出して計時装置に転送する工程と、(b)計時データを受信したときに時間計測動作を開始し、設定された計時データにより指定された時間が経過したときにタイムアップ信号を出力する工程と、(c)計時装置からのタイムアップ信号に基づき、第2のダイレクトメモリアクセス手段により複数種類の制御データをメモリから各種類毎に順次ーつずつ読み出し、読み出した順に駆動機構に順次転送する工程を備えることを特徴とする。

[0025]

本発明の第9の態様にかかる駆動機構の制御方法は、記工程(c)が、(d) 複数種類の制御データのうち最後の制御データの転送が終了したときに第1のダ イレクトメモリアクセス手段に起動信号を出力する工程を、さらに備えることを 特徴とする。

[0026]

本発明の第10の態様にかかる駆動機構の制御方法は、工程(c)及び(d)が、(e)計時装置からのタイムアップ信号により、第1の制御データをメモリから読み出して駆動機構の駆動制御部に転送する工程と、(f)第1の制御データを転送後に、第2の制御データをメモリから読み出して駆動機構の駆動制御部に転送する工程と、(g)第2の制御データの転送が終了したときに第1のダイレクトメモリアクセス手段に前記起動信号を出力する工程とからなり、さらに、(h)起動信号に基づき、第1のダイレクトメモリアクセス手段は、次ぎの計時データをメモリから読み出して計時装置に転送する工程と、(i)以後順次、次の第1の制御データ、次の第2の制御データおよび次の計時データについて工程(b)、(e)、(f)、(g)及び(h)の処理を繰り返す工程とを備えることを特徴とする。

[0027]

本発明の第11の態様にかかる駆動機構の制御方法は、(j)工程(a)の前に、計時データ、複数の制御データをメモリの所定のアドレスに記憶する工程を

さらに備えることを特徴とする。

[0028]

本発明の第12の態様にかかる駆動機構の制御方法は、本発明の方法が適用される駆動機構がステップモータであり、各工程で使用される計時データ、第1の制御データおよび第2の制御データはそれぞれ、モータの位相を切り替える相切換タイミングを制御するデータ、前記相切換タイミングにモータに負荷される位相パターンデータ、及び各切換タイミング毎に各位相パターンに流す相電流値からなることを特徴とする。

[0029]

本発明の第13の態様にかかる駆動機構の制御方法は、本発明の方法が適用される駆動機構がヘッド機構であり、各工程で使用される計時データ、第1の制御データおよび第2の制御データはそれぞれ、ヘッド駆動のタイミングを制御するタイミングデータ、ヘッドの駆動トリガデータ、及び印刷データからなることを特徴とする。

[0030]

【発明の実施の形態】

以下、図面を参照しつつ、本発明の実施形態を詳細に説明する。図1に、本発明が適用される駆動装置の構成例を示す。

[0031]

図1は、本発明の適用が可能な駆動装置の構成の概略を示すブロック図である

CPU1は、中央処理装置であり、メモリ2に記憶されたプログラム(ファームウェア、OSを含む)に従い各種演算、処理及び制御を行う。3はダイレクトメモリアクセス制御部(以下DMAと称する)であり、CPU1の介在なしに各種入出力装置とメモリ2間でのデータの転送を実行する装置である。

[0032]

尚、図1には説明をわかりやすくするため、入出力装置としては計時手段4と、駆動機構5だけしか示していない。メモリ2からのデータの読み出しアドレス及び読み出したデータの転送先は、アドレスライン8により指定され、読み出されたデータはデータバス9により転送される。

メモリ2から計時手段4にタイミングデータが転送されると、計時手段4は受信したタイミングデータに従って時間を計測し、所定の時間が経過したときにタイムアップ信号をDMAに出力する。これによりDMA3はメモリ2から駆動制御部6へ所定のデータを転送し、これらの制御データに従って駆動機構5の駆動部7が動作する。

[0033]

#### (第1の実施例)

次に、図2を用いて本発明の第1の実施例を説明する。図2は本発明の第1の 実施例の構成を示す機能ブロック図である。

#### [0034]

図中、10は、駆動機構の動作を切り替えるタイミングを制御するのデータを記憶しているタイミングデータ記憶手段である。11は、切り替え後の駆動機構の動作を制御するための第1の制御データを記憶している第1の制御データ記憶手段であり、12は、第2の制御データを記憶している第2の制御データ記憶手段である。13は、第n番目の制御データを記憶している第nの制御データ記憶手段である。これらのデータ記憶手段10~13は、メモリ内に割り当てられたの所定のアドレス空間であること及び、この記憶手段に所定のデータを駆動動作の開始前にCPUにより設定しておくことが好ましい。

#### [0035]

14は第1のダイレクトメモリアクセス手段(以下第1のDMA手段と称す)であり、15は第2のダイレクトメモリアクセス手段(以下第2のDMA手段と称す)である。第1のDMA15及び第2のDMA手段15は、1つのダイレクトメモリアクセス(DMA)により、第1及び第2のDMA手段14, 15を構成しても、別々に設けられた複数個のDMAにより構成してもよい。

#### [0036]

4は計時手段でタイミングデータに基づき時間経過を計測し、タイムアップ信号を出力する。6は駆動制御部で、第1の制御手段16(図3に示す)、第2の制御手段17(図3に示す)により転送された制御データを受信することにより駆動部7の駆動を制御する。駆動部7は例えば、ステップモータまたは印刷ヘッ

ドであるがこれに限定されない。

[0037]

動作について説明する。CPU1から第1のDMA手段14に駆動開始信号が送信されると、第1のDMA手段14はタイミングデータ記憶手段10のテーブルから第1番目のタイミングデータを読み出し、計時手段4に転送する。この場合においてタイミングデータは、現在の動作状況から次の動作へ切換えるまでの時間間隔を示す時間データでよい。今、このタイミングデータが計時手段4に転送されると、計時手段4はタイミングデータで指定された所定の時間が経過したときにタイムアップ信号を第2のDMA手段15に出力する。

[0038]

タイムアップ信号を受信した第2のDMA手段15は、まず第1の制御データ記憶手段11に記憶されている第1の制御データテーブルの第1番目の制御データを読み出し、駆動機構5の駆動制御部6に転送する。駆動制御部6への第1の制御データの転送が完了すると、次に第2の制御データ記憶手段12の記憶テーブルの第1番目の制御データを読み出し、駆動制御部6に転送する。同様にして第nの制御データ記憶部13の記憶テーブルの第1番目の制御データを駆動制御部6に転送する。これらの第1から第nの制御データ(n種類)を受信すると、駆動制御部6はこれらの制御データに基づき駆動部の動作を開始する。

[0039]

一方、駆動制御部6への第nの制御データの転送の完了により、第1のDMA手段14が起動される。第1のDMA手段14の起動は、図2に実線27で示すように、第nの制御データの転送の完了後に第2の制御手段17から第1のDMA手段14へ割込を発生するように構成しても、破線28で示すように、駆動制御部6から第1のDMA手段14に割込を発生するように構成してもよい。

[0040]

第1のDMA手段14は、第2のDMA手段15または駆動制御部6からの割込による起動信号により、タイミングデータ記憶手段10の記憶テーブルから次のタイミングデータを読み出して、読み出したタイミングデータを計時手段4に転送する。計時手段4は受信したタイミングデータに基づいて時間を測定し、当

該データにより指定された所定の時間の経過の時に第2のDMA手段15に次のタイムアップ信号を出力する。

[0041]

このタイムアップ信号により、第2のDMA手段15は前回と同様にして第1の制御データテーブル乃至第nの制御データテーブルから第2番目の制御データを表々読み出して、そのデータを駆動制御部6に順次転送する。

[0042]

以下同様にして、所定の駆動が終了するまで、タイミングデータ記憶手段10~第nの制御データ記憶手段13の記憶テーブルのデータに従って駆動部7が駆動される。所定の切換タイミングデータ及び各種制御データを、駆動開始前に設定しておくことにより、CPUの介在なしに駆動機構を精確に駆動することが可能となる。

[0043]

次に第2のDMA手段15についてより詳しく説明する。

[0044]

尚、図2では、駆動機構の動作の制御にタイミングデータ以外の制御データとして、第1から第nの制御データ(n種類)を使用しているが、使用される制御データの種類は、駆動機構及び駆動態様により異なる。例えばステップモータの駆動制御等のように、タイミングデータに加えて更に2種類の制御データを使用するケースが最も典型的な例である。従って、以下の説明では、説明をわかり易くするために、タイミングデータと2種類の制御データを使用する場合について説明する。

[0045]

図3は、タイミングデータと2種類の制御データを使用する場合の実施例の構成を示す機能ブロック図である。第2のDMA手段15は、制御データの種類に対応して、第1の制御手段16と第2の制御手段17が設けられている。第1及び第2の制御手段16、17もダイレクトメモリアクセス制御手段で構成される

[0046]

第1のDMA手段からタイミングデータが計時手段4に転送されると、計時手段4はタイミングデータで指定された所定の時間が経過したときにタイムアップ信号を第1の制御手段16に出力する。

## [0047]

タイムアップ信号を受信した第1の制御手段16は、第1の制御データ記憶手段11に記憶されている第1の制御データテーブルから第1の制御データを読み出し、駆動機構5の駆動制御部6に転送する。駆動制御部6への第1の制御データの転送が完了すると、第2の制御手段17が起動される。第2の制御手段17は、第1の制御データの転送が完了したときに第1の制御手段16から第2の制御手段17に割込を発生する(破線29で示す)ように構成しても、第1の制御データを受信完了後に駆動制御部6から第2の制御手段17に割込(実線26で示す)を発生するように構成してもよい。

## [0048]

第2の制御手段17は第2の制御データ記憶手段12の記憶テーブルから最初の第2の制御データを読み出し、駆動制御部6に転送する。第1の制御データおよび第2の制御データを受信すると、駆動制御部6はこれらの制御データに基づき駆動部の動作を開始する。

#### [0049]

一方、駆動制御部6への第2の制御データの転送の完了により、第1のDMA手段14が起動される。第1のDMA手段14の起動は、第2の制御データの転送の完了後に第2の制御手段17から第1のDMA手段14へ割込を発生する(実線27で示す)ように構成しても、駆動制御部6から第1のDMA手段14に割込を発生する(破線28で示す)ように構成してもよい。

#### [0050]

第1のDMA手段14は、第2の制御手段17又は駆動制御部6からの割込により、タイミングデータ記憶手段10の記憶テーブルから次のタイミングデータを読み出して、読み出したタイミングデータを計時手段4に転送する。計時手段4は受信した次のタイミングデータに基づいて時間を測定し、当該データにより指定された所定の時間の経過の時に第1の制御手段16に次のタイムアップ信号

を出力する。

[0051]

このタイムアップ信号により、第1の制御手段16は前回と同様にして第1の制御データテーブルから次の第1の制御データを読み出して、そのデータを駆動制御部6に転送する。第1の制御データの転送が完了すると、前回と同様に第2の制御手段17が駆動されて第2の制御データ記憶テーブルから次の第2の制御データが読み出されて、そのデータが駆動制御部6に転送される。この段階で、前回の制御データに基づく駆動部7の動作は終了し、次の制御データに基づく動作が開始される。

[0052]

以下同様にして、所定の駆動が終了するまで、タイミングデータ記憶手段10 、第1の制御データ記憶手段11及び第2の制御データ記憶手段12の記憶テーブルのデータに従って駆動部7が駆動される。

[0053]

図4は、図3の制御装置により各種制御データを駆動機構5に転送する場合のデータ転送の手順及びデータの流れをイメージ的に示したものである。タイミングデータ記憶手段10、第1の制御データ記憶手段11、第2の制御データ記憶手段12がメモリ2内の所定のアドレス空間に設けられており、第1のDMA手段14、第1の制御手段16及び第2の制御手段17は、DMA3内に設けられている。

[0054]

CPU1が、これから駆動しようとする駆動機構5を制御するためのタイミングデータ、第1の制御データ、第2の制御データをメモリ2の所定のアドレスに、書きこむ。その後以下のように動作し駆動機構5の動作が制御される。

- (1) CPU1が、DMA制御部18に第1のDMA手段14を起動する信号を送出する。
- (2) これによりDMA制御部18は、第1のDMA手段14を起動する。
- (3) 第1のDMA手段14は、前述の通り、メモリ2のタイミングデータテーブル10からデータを読み出す。読み出すデータのアドレスは第1のDMA手

段14のソースアドレスレジスタに記憶されており、1度読み出す度に次のデータのアドレスを指定するようにインクリメントされる。

- (4) 読み出されたタイミングデータは、転送アドレスレジスタ20に基づき 、計時手段4に転送される。
- (5) 計時手段4はタイミングデータにより所定の時間の経過を監視し、その時間の経過の時に第1の制御手段16に対してタイムアップ信号を出力する。計 時手段として、タイマを使用することができる。
- (6) タイムアップ信号を受信した第1の制御手段16は、自己のソースアドレスレジスタ(図示せず)に基づき第1の制御データを読み出す。その後、ソースアドレスレジスタのアドレスを次のデータのアドレスにインクリメントする。
- (7) 読み出した第1の制御データは、転送アドレスレジスタ(図示せず)に基づき駆動機構5に転送される。
- (8) 第1の制御データの転送が終わると、第2の制御手段17が起動される
- (9) 第2の制御手段17は、第2の制御データを読み出す。その後、第1の DMA手段14及び第1の制御手段16と同様に自己のソースアドレスレジスタ (図示せず)を次の第2の制御データのアドレスにインクリメントする。
- (10) 読み出した第2の制御データは駆動機構5に転送される。
- (11) 第2の制御データの転送が完了すると、第1のDMA手段14が再び 起動されてソースアドレスレジスタ19により、次のタイミングデータが読み出 される。

以下同様の処理が駆動終了まで繰り返され、駆動機構の動作が制御される。

[0055]

(第2の実施例)

次に図5を用いて本発明の第2の実施例を説明する。尚、以下の説明においては、本発明をプリンタに適用した例を用いて説明するが、本発明はプリンタに限らず、ステップモータ、ヘッド機構その他の各種駆動機構を使用する各種装置に適用可能である。

[0056]

図5は、ステップモータの駆動を制御する本発明の制御装置の例を示す機能ブロック図である。図5では、図3の第1のDMA手段14、第1の制御手段16及び第2の制御手段17が、それぞれ位相切換タイミング制御手段21、位相パターン制御手段22及び相電流制御手段23として示されている。これらの各制御手段はいずれもDMA手段により構成されるものであるが、これらの手段の制御機能を機能ブロックとしてわかり易く表したものである。これらの制御手段21~23から所定の制御データをモータ駆動制御部24に転送してモータ25の駆動を制御する。

#### [0057]

図6は、ステップモータ25を駆動する場合のモータの制御の典型例を示すグラフである。ステップモータを駆動するには、モータに負荷する電圧の位相を順次切り替える必要がある。また、モータを駆動する場合には、図6(a)に示すように動作開始から徐々に加速し、定常速度まで達したらそれを維持し、停止位置に近づいたら減速する必要がある。そのため、位相の切換タイミングは加速時、定常速度時及び減速時により異なってくる。また、加速、定常速度及び減速を制御するにはそれぞれの期間において電流の制御も必要となる。図6(b)に示すように駆動開始時には多くの電流を流しモータの回転を加速する必要がある。定常速度時には一定速度を維持するだけの電流で良いが、減速時にはブレーキをかけるため大きな電流を流す必要がある。

#### [0058]

尚、図6(b)からわかるように、モータ停止後にもモータには微電流が流される。これは、モータの残留振動を早く減衰させることを目的として、モータ停止後にモータの全相に微電流を流すものである(これをラッシュ通電と呼ぶ)。 従って、モータが停止位置に到達後、最後の制御データとして、ラッシュ通電の位相パターン(全相)、ラッシュ通電の電流値、及びラッシュ通電時間が駆動制御部に転送されて、ラッシュ通電時間の経過のときにモータ駆動動作は終了する。

#### [0059]

各グラフの下にある数字は、各位相の切換タイミングを示している。これから わかるように、モータ25の駆動は第2回目の切換タイミングから開始される。 図7を用いてより詳細に説明する。

[0060]

図7は、モータ駆動開始の要求から切換タイミングデータ、第1の制御データ 及び第2の制御データの設定を経て、次の切換タイミングを設定する一連の制御 動作のための繰り返し処理の状態変移を示す図である。

[0061]

CPU1により駆動開始が伝えられると、第1のDMA手段14は切換タイミング記憶手段10の位相切換タイミングデータテーブルの最初のデータを読み出してタイマ4転送する。タイマ4はタイミングデータに基づき所定の時間経過を監視する(第1の状態:40)。

[0062]

タイマ4が所定の時間の経過を検知すると第1の制御手段16は、第1の制御 データ記憶手段11の位相パターンデータテーブルの最初のデータを読み出して 、モータ駆動制御部24に位相の設定を行う(第2の状態:41)。

[0063]

最初の位相パターンデータの転送が終わると、第2の制御手段17が第2の制御データ記憶手段12から相電流値を読み出して、モータ駆動制御部24に最初の相電流値の設定を行う。第2の制御手段17により相電流値の設定が行われると、モータ25が駆動を開始する(第3の状態:42)。

[0064]

相電流の転送が終了すると、再び第1のDMA手段14が駆動され、位相切換タイミングテーブルから次の切換タイミングデータが読み出されてタイマ4に設定される(第1の状態:40)。タイマ4が所定の時間の経過を検知すると、第2のDMA手段により次の位相パターンがモータ駆動制御手段6に設定され(第2の状態:41)、続いてすぐに相電流値が設定される(第3の状態:42)。これにより、第2番目の位相パターンによる駆動が開始される。

[0065]

以上の説明からわかるように、第1番目のタイミングデータは最初の位相パタ ーン、相電流値を設定するためのダミーの値である。モータ25は、第2番目の タイミングデータ(時間データ)で指定された期間が経過して位相パターン等が変更されるまで、最初に設定された位相パターン及び相電流値にしたがって駆動される。同様に次の位相パターン及び相電流値に従って次の切換タイミングまでモータ 2 5 が駆動される。

#### [0066]

このようにして、モータ25は、図6(a)に示すように第2番目の切換タイミングから駆動を開始し、所定の切換タイミングデータ及び制御データに従って、その駆動動作が制御される。

#### [0067]

図8に実施例2によるモータの駆動制御の処理手順のフローチャートを示す。 プログラムによりステップモータ1の駆動を要求されると、CPU1は動作開始 から停止までの制御に必要な位相切換タイミングデータ(この例では時間データ )と、その切換タイミング毎に設定される位相パターンデータ及び電流値データ の各テーブルをメモリ上の所定のアドレスに作成する(S100)。その後、C PU1から第1のDMA手段14にモータ駆動開始の信号が出力する(S101 )。

#### [0068]

CPU1からの駆動開始指示により、第1のDMA手段14はメモリ2のタイミングデータテーブルから時間データを読み出し(S1003)、タイマ4にセットする(S103)。タイマへの時間データのセットによりタイマは始動して、設定時間の経過後タイムアップ信号を第1の制御手段16に出力する。タイムアップ信号を受信するまではこの状態を継続する(S104;No)。タイムアップ信号を受信すると(S104;Yes)、第1の制御手段16がメモリ2の位相パターンデータを読み出して(S105)、モータ駆動制御部24に転送する(S106)。

#### [0069]

位相パターンデータの転送が終わると、次に第2の制御手段17により相電流 データテーブルから相電流データを読み出し(S107)、モータ駆動制御部2 4に相電流値を設定するミングデータ記憶手段からタイミングデータを読み出し て、計時装置5に転送する。これによりモータ25に相電流が流され、モータの 駆動を開始する。

[0070]

その後、次の位相切換タイミングデータ(時間データ)があれば(S109; Yes)、第1のDMA手段14が次の時間データを切換タイミングデータテー ブルから読み出してタイマ4にセットし(S102、103)、タイマ4がタイ ムアップするまで、この状態を維持する(S104;No)。すなわち、第1回 目の処理工程(S106)で設定した位相パターンに、第2回目の処理工程(S 103)で設定した時間データにより指定した期間、第1回目の処理工程(S1 08)で設定した相電流が流されることになる。

[0071]

タイマ4がタイムアップすると(S104;Yes)、第2回目の位相パターンデータ及び相電流データがモータ駆動制御部24に設定され(S105~S108)、第3回目の時間データで指定された期間、それらの設定値に対応する電流が流される(S102~S104)。以下同様にして、位相切換タイミングデータテーブルのタイミングデータに基づいて、順次同様の処理が繰り返される(S102~S109)。位相切換タイミングデータテーブルに、次の時間データがなくなると、処理を終了する。

[0072]

(第3の実施例)

次に図9を用いて本発明の第3の実施例を説明する。図9は、印字ヘッドの駆動を制御する本発明にかかる制御装置の例を示す機能ブロック図である。図9では、図3の第1のDMA手段14、第1の制御手段16および第2の制御手段17が、それぞれヘッド駆動タイミング制御手段30、位相パターン制御手段31及び相電流制御手段32として示されている。第2の実施例と同様に、これらの各制御手段もいずれもDMA手段により構成されるものであるが、これらの手段を機能ブロックとしてわかり易く表したものである。これらの制御手段30~32から所定の制御データをヘッド駆動制御部33に転送してヘッド34の駆動を制御する。

#### [0073]

基本的な動作は第2の実施例で説明したものと同様であるが、その処理する制御データが異なる。タイミングデータとしては、ヘッド駆動タイミングデータ、ヘッド駆動トリガデータ及び印刷データであり、これらのデータが駆動前にテーブルに設定される。

## [0074]

基本動作を図10を用いて説明する。第1のDMAからなる駆動タイミング制御部30によりヘッドを駆動するタイミングデータをタイマ4に設定する(第1の状態:40)。タイマ4がタイムアウトするとヘッド駆動トリガ制御部31により駆動トリガをヘッド駆動制御部に転送し、ヘッドを駆動させる(第2の状態:41)。この段階では印刷データ転送されていないので、何も印刷しない。次に印刷データ制御部33により例えば1ラインドット分の印刷データを転送する(第3の状態:42)。転送される印刷データの量は、一回のヘッド駆動により印刷可能な量にすることが好ましい。ヘッド駆動制御部33は、受信した印刷データを記憶しておき、次回の駆動トリガを受信したときに印刷を行う。

## [0075]

以上の説明においては、モータの駆動を駆動する駆動制御装置と、ヘッド駆動制御装置を夫々別々に説明したが、実際のプリンタの動作においてはいずれの駆動機構も互いに関連し合いながら動作する。従って、ヘッド駆動制御装置及びモータ駆動装置の夫々に本発明を適用し、互いに同期を取りながら動作させることも可能である。この場合の同期の取り方としては、例えば、モータ駆動機構とヘッド駆動機構の双方の制御データを作成する段階で双方の同期をとって夫々の制御データとしてメモリに記憶し、実際の駆動はその同期済みの制御データに基づいて夫々独立して駆動する方法を採用することができる。また、例えばモータ駆動のタイミングを実際のヘッド駆動のタイミングに同期させるようにする等、実際の動作において同期をとるように構成することもできる。

#### [0076]

## 【発明の効果】

以上説明したように、本発明では、予めメモリ内にタイミングデータ及び所定

の制御データを記憶しておき、タイミングデータのタイマへの設定及び制御データの駆動機構への転送を、DMAにより順次行わせるよう構成した。これにより、本発明では、CPUの割込処理によらないで、かつ高価な専用ハードウェアを用いることなく、高精度のモータ駆動を可能にすることができるようになった。

#### 【図面の簡単な説明】

## 【図1】

本発明が適用される駆動装置の構成例を示す。

#### 【図2】

本発明の第1の実施例の構成を示す機能ブロック図である。

#### 【図3】

本発明の第1の実施例の構成をさらに詳細に説明するための機能ブロック図で ある。

## 【図4】

図3の制御装置により各種制御データを駆動機構5に転送する場合のデータ転送の手順及びデータの流れをイメージ的に示した図である。

#### 【図5】

ステップモータの駆動を制御する本発明の制御装置の第2の実施例を示す機能 ブロック図である。

#### 【図6】

ステップモータ25を駆動する場合のモータの制御の典型例を示すグラフである。

#### 【図7】

モータ駆動開始の要求から切換タイミングデータ、第1の制御データ及び第2の制御データの設定を経てモータの駆動動作を行い、次の切換タイミングを設定する一連の制御動作の繰り返し処理の状態変移を示す図である。

#### 【図8】

実施例2によるモータの駆動制御の処理手順のフローチャートを示す。

#### 【図9】

印字ヘッドの駆動を制御する本発明にかかる制御装置の例を示す機能ブロック

#### 図である。

## 【図10】


ヘッド駆動開始の要求から切換タイミングデータ、第1の制御データ及び第2の制御データの設定を経て印刷動作を行い、次の切換タイミングを設定する一連の制御動作の繰り返し処理の状態変移を示す図である。

## 【符号の説明】


- 1 CPU
- 2 メモリ
- 3 DMA
- 4 計時手段
- 5 駆動機構
- 6 駆動制御部
- 7 駆動部
- 8 アドレスバス
- 9 データバス
- 10 タイミングデータ記憶手段
- 11 第1の制御データ記憶手段
- 12 第2の制御データ記憶手段
- 13 第nの制御データ記憶手段
- 14 第1のダイレクトメモリアクセス手段
- 15 第2のダイレクトメモリアクセス手段
- 16 第1の制御手段
- 17 第2の制御手段

【書類名】 図面


## 【図1】




【図2】




【図3】




【図4】




【図5】




## 【図6】




【図7】




## 【図8】



【図9】



【図10】



【書類名】 要約書

【要約】

【課題】 高速度のCPU及び専用ハードウェアを使用することなく、ステップモータ、ヘッドなどの駆動機構を高い精度で駆動させること。

【解決手段】 駆動機構の動作を切換えるタイミングを制御するためのタイミングデータ及び各切換タイミング毎の駆動機構の動作を制御するための複数の制御データをメモリに記憶しておき、CPUからの駆動命令を受信後に、DMAによりメモリーからタイミングデータを読み出して上記各タイミングデータを計時装置に転送し、計時装置からの切換タイムアップ信号に基づいてDMAによりメモリから複数種類の駆動制御データを各種類毎に順次読み出して駆動制御部に転送し、制御データの全種類の転送が一巡したときに次のタイミングデータを計時装置に転送して同様の動作を繰り返すよう構成する。駆動制御部は、制御データに基づき駆動機構を駆動する。

【選択図】 図2

## 出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社